当日発送
送料無料

コンピュータの構成と設計　MIPS Editoin　第6版　下 [単行本]

ブランド:R7Ioeb2Y

お気に入りブランド

クチコミ評価4.9（1254件）

販売価格：: ￥3210.00税込
獲得ポイント：: 271ポイント

商品がカートに追加されました

コンピュータの構成と設計　MIPS Editoin　第6版　下 [単行本]

販売価格：￥3210.00 税込

お買い物を続けるカートへ進む

在庫あり

※ 商品のお届けについてはこちらよりご確認ください。

SHOPPING が販売、発送いたします。

当日発送可 (14:00までのご注文が対象)

※
ご注文内容・出荷状況によっては当日発送できない場合もございます。
詳しくはこちらよりご確認ください。

利用可

※
ポストにお届け / 一点のみ購入でご利用可能です。
ゆうパケットでのお届けの場合はサンプル・ノベルティが対象外となります。
ゆうパケットには破損・紛失の保証はございません。
詳しくはこちらよりご確認ください。

商品の詳細

目次　［下巻］

第5章　容量と速度の両立：記憶階層の利用
5.1 はじめに
5.2 メモリ・テクノロジ
5.3 キャッシュの基礎
5.4 キャッシュの性能の測定と改善
5.5 信頼性の高い記憶階層
5.6 仮想マシン
5.7 仮想記憶
5.8 記憶階層間に共通する概念
5.9 有限状態機械を用いた単純なキャッシュの制御
5.10 並列処理と記憶階層：キャッシュ・コヒーレンス
5.11 並列処理と記憶階層：RAID
5.12 高度な話題：キャッシュ・コントローラの実現
5.13 実例：ARM Cortex-A53とIntel Core i7の記憶階層
5.14 高速化：キャッシュのブロック化を応用した行列の乗算
5.15 誤信と落とし穴
5.16 おわりに
5.17 歴史展望と参考文献
5.18 自習
5.19 演習問題
第6章　クライアントからクラウドまでの並列プロセッサ
6.1 はじめに
6.2 並列処理プログラム作成の困難さ
6.3 SISD，MIMD，SIMD，SPMD，ベクトル
6.4 ハードウエア・マルチスレッディング
6.5 マルチコアをはじめとする共有記憶型マルチプロセッサ
6.6 グラフィックス処理ユニットの概要
6.7 ドメイン固有アーキテクチャ
6.8 クラスタ，ウエアハウス・スケール・コンピュータおよびその他のメッセージ交換型マルチプロセッサ
6.9 マルチプロセッサ・ネットワーク・トポロジの概要
6.10 外部世界との通信：クラスタ・ネットワーキング
6.11 マルチプロセッサのベンチマークおよび性能モデル
6.12 実例：Google TPUv3スーパーコンピュータおよびNVIDIA Volta GPUクラスタのベンチマーク
6.13 高速化：複数のプロセッサを応用した行列の乗算
6.14 誤信と落とし穴
6.15 おわりに
6.16 歴史展望と参考文献
6.17 自習
6.18 演習問題
付録A　アセンブラ，リンカ，SPIM シミュレータ
A.1 はじめに
A.2 アセンブラ
A.3 リンカ
A.4 ロード
A.5 主記憶領域の使用法
A.6 手続き呼出し規約
A.7 例外と割込み
A.8 入力と出力
A.9 SPIM
A.10 MIPS R2000のアセンブリ言語
A.11 おわりに
A.12 演習問題
付録B　論理設計の基礎
B.1 はじめに
B.2 ゲート，真理値表，論理式
B.3 組み合わせ論理
B.4 ハードウエア記述言語の使用
B.5 基本的な算術論理演算ユニットの作成
B.6 加算の高速化：桁上げの先見
B.7 クロック
B.8 メモリ要素: フリップ・フロップとラッチとレジスタ
B.9 大容量のメモリ要素：SRAMとDRAM
B.10 有限状態機械
B.11 クロック方式と同期
B.12 フィールド・プログラマブル・デバイス
B.13 おわりに
B.14 演習問題

索引

内容紹介

「パタ＆へネ」の名で親しまれる古典的名著の第6版。コンピュータ技術の初歩からモバイル／クラウド時代の最新のテーマまで深く解説。第6版での主な改訂内容は下記のとおり。

■「高速化」に関する節をすべての章に含めるようにした。第1章で、行列の乗算プログラムをPython 言語で組む。これは性能が低いので、2章ではC言語を学習して、行列の乗算プログラムを組み直す。さらに以降の章では、行列の乗算の速度を速めるために、データ・レベル並列性、命令レベル並列性、スレッド・レベル並列性を順次活用し、さらに最新の記憶階層に適合するようにメモリ・アクセスを調節する。
■第6版では、各章に「自習」の節を設けた。その中で考えを呼び起こす質問を発する。答えは各節の末尾に掲げたので、その答えをチェックすれば、自己評価できる。
■Mooreの法則およびDennardのスケーリング則が当てはまらなくなったことを説明するのに加えて、第5版で顕著であった変化の動因としてのMoore の法則を強調しないようにした。
■第2章では、2進数のデータには固有の意味はなく、プログラムによってデータ型が決まることを強調する材料を増やした。
■第2章にはまた、MIPSと対照的な命令セットとして、ARMv7、ARMv8、およびx86に加えて、RISC-Vについての手短な説明を含めた。
■第2章のベンチマークの例を、SPEC2006からSPEC2017に更新した。
■第4章と第5章の包括的な例題解説の対象は、最新のARM A53マイクロアーキテクチャおよびIntel Core-i7 6700 Skylakeマイクロアーキテクチャに更新した。
■第4章と第6章の「誤信と落とし穴」の節には、ローハンマーおよびSpectreのハードウエア・セキュリティ攻撃をめぐる落とし穴を追加した。
■第6章には、GoogleのTensor Processing Unit (TPU) バージョン1を使用したDSAを紹介する節を設けた。第6章の包括的な例題解説の節では、GoogleのTPUv3 DSAスーパーコンピュータをNVIDIA Volta GPUのクラスタと比較するように更新した。

下巻は次の2章分と付録を収録。
第5章容量と速度の両立：記憶階層の利用
第6章クライアントからクラウドまでの並列プロセッサ
付録A アセンブラ，リンカ，SPIM シミュレータ
付録B 要求のトラブルシューティングのガイド